

Prova scritta di Fondamenti di Elettronica

10 luglio 2012

parte digitale

Nome: Cognome: Matricola:

Punti Assegnati:/.....//// =

Sia $V_{DD}=2V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
$V_{TO}[V]$	0.35	-0.35
$\beta'[\mu A/V^2]$	250	150
$\gamma[V^{1/2}]$	0.0	0.0
$\lambda [V^{-1}]$	0.0	0.0
$L_{MIN}[\mu m]$	0.12	0.12
C_{ox}	8.0 [fF/ μm^2]	8.0 [fF/ μm^2]
C_{GS0}	1.0 [fF/ μm]	1.0 [fF/ μm]

Si assuma per tutti i transistori $L=L_{MIN}$ e nel calcolo dei transistori si consideri la transizione completata al 90% della escursione totale del segnale.

Si consideri una porta logica statica CMOS che implementi la funzione logica $F = (A + B)C$ e piloti un carico puramente capacitivo $C_L=30fF$, trascurando l'effetto del *self-loading*. Si risponda ai seguenti quesiti:

- (6 punti) si disegnino le reti di *pull-up* e *pull-down* FACENDO uso di un invertitore sull'uscita ed assumendo che gli ingressi A, B e C siano disponibili solo in forma vera;
- (6 punti) si assuma che tutti gli nMOS della rete di *pull-down* abbiano un dimensionamento S_n e tutti i pMOS della rete di *pull-up* un dimensionamento S_p ; si indichino con $S_{n,inv}$ ed $S_{p,inv}$ i dimensionamenti del nMOS e del pMOS che compongono l'invertitore che pilota C_L e che rispettano $\beta'_n S_{n,inv} = \beta'_p S_{p,inv}$; si dimensionino quindi S_n ed S_p in modo da avere un tempo di salita di caso peggiore ed un tempo di discesa di caso peggiore uguali tra loro ed una capacità vista da ciascun ingresso (A, B e C) pari a 1fF ;
- (6 punti) si trovino i valori di $S_{n,inv}$ ed $S_{p,inv}$ che minimizzano il ritardo di caso peggiore della porta (invertitore incluso), assumendo che la capacità vista dalle reti di *pull-up* e *pull-down* sia la sola capacità di ingresso dell'invertitore; si calcoli il ritardo complessivo di caso peggiore;
- (6 punti) si calcolino il tempo di salita e quello di discesa (non per forza uguali) nel caso migliore (invertitore incluso);
- (6 punti) si calcoli la potenza dinamica dissipata dal circuito (invertitore incluso) quando funziona ad una frequenza di clock $f_c = 500MHz$ assumendo che i tre ingressi siano statisticamente indipendenti ed abbiano probabilità di essere '1' pari a $P_A = P_B = P_C = 0.5$. Anche in questo caso si assuma che la capacità vista dalle reti di *pull-up* e *pull-down* sia la sola capacità di ingresso dell'invertitore.